CLOCK CHANGEOVER CIRCUIT

Patent number:

JP11298460

Publication date:

1999-10-29

Inventor:

OKABAYASHI TETSUYA

Applicant:

NEC CORP

Classification:

- international:

H04L7/00; H04L1/22

- european:

Application number:


JP19980122820 19980415

Priority number(s):

Abstract of JP11298460

PROBLEM TO BE SOLVED: To minimize phase fluctuations of the reference clock in a device employing the proposed circuit at a clock changeover.

SOLUTION: The clock control circuit 1 of this clock changeover circuit stops an output of a 2nd input reference clock to a 2nd frequency divider circuit 3 when the count of a 2nd input reference clock received by the 2nd frequency divider circuit 3 in selecting a 1st input reference clock reaches '0"; a switching signal from a switching signal control circuit 8 selects a clock from the 1st frequency divider circuit 2 and provides an output to a phase comparator 5, which compares the phase of a clock of a 3rd frequency divider circuit 7 with the phase of a clock of the 1st frequency divider circuit 2 and outputs a phase difference signal to a voltage controlled oscillator 6, and the oscillator 6 outputs a 1st input reference clock as an in-device reference clock in response to the phase difference.



Data supplied from the esp@cenet database - Patent Abstracts of Japan





(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-298460

(43)公開日 平成11年(1999)10月29日

(51) Int.Cl.6

識別記号

ţ

FΙ

H04L 7/00

7/00 H04L

Z

1/22

1/22

審査請求 有 請求項の数8 FD (全 9 頁)

(21)出願番号

特願平10-122820

(71)出題人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(22)出顧日

平成10年(1998) 4月15日

(72)発明者 岡林 哲也

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 野田 茂

(54) 【発明の名称】 クロック切替回路

(57)【要約】

【課題】 クロック切替時の装置内基準クロックの位相 変動を最小に抑制できるクロック切替回路を提供するこ とを目的とする。

【解決手段】 クロック制御回路1は第1入力基準クロ ック選択時に第2分周回路3に入力される第2入力基準 クロックカウント値が「0」になると、第2入力基準ク ロックの第2分周回路3への出力を停止し、装置内基準 クロックを分周する第3分周回路7のクロックが「0」 になると、切替信号制御回路8からの切替信号により、 第1分周回路2からのクロックを選択して位相比較器5 に出力し、第3分周回路7のクロックと第1分周回路2 のクロックとの位相比較を行い、位相差信号を電圧制御 発振器6に出力して、位相差に応じて電圧制御発振器6 から第1入力基準クロックを装置内基準クロックとして 出力する。



【特許請求の範囲】

【請求項1】 複数の入力基準クロックのうちの所定の第1入力基準クロックを第1分周回路に出力し続けるとともに、他の少なくとも一つ以上の第2入力基準クロックはそれぞれ該当する第2分周回路に入力させ、前記第2分周回路のそれぞれカウント値が「0」になると第2分周回路の出力を停止させるクロック制御回路と、

前記第1分周回路で分周して出力される前記第1入力基準クロックと前記第2分周回路で分周して出力される前記第2入力基準クロックとのいずれかを選択する切替回路と、

装置内基準クロックを分周したクロックの位相と前記第 1入力基準クロックの分周したクロックの位相あるいは 前記第2入力基準クロックの分周したクロックの位相と 一致してから前記切替回路に対して前記第1入力基準ク ロックの分周したクロックあるいは前記第2入力基準ク ロックの分周したクロックのいずれかに切替えさせる切 替信号制御回路と、

前記切替回路により選択された前記第1入力基準クロックあるいは前記第2入力基準クロックの位相と第3分周回路で分周された装置内基準クロックの位相とを比較して位相差に応じて位相差信号を出力する位相比較器と、前記位相比較器から出力される前記位相差信号により前記選択された前記第1入力基準クロックあるいは前記第2入力基準クロックの位相に同期した前記装置内基準クロックを出力する電圧制御発振器と、

を備えることを特徴とするクロック切替回路。

【請求項2】 前記クロック制御回路は、3系統以上の入力基準クロックを入力することを特徴とする請求項1記載のクロック切替回路。

【請求項3】 前記切替信号制御回路は、前記第1入力 基準クロックの第1分周回路による分周カウント「0」 検出信号号と前記第2入力基準クロックの第2分周回路 による分周カウント「0」検出信号のいずれかと装置内 基準クロックの前記第3分周回路による分周カウンタ

「0」検出信号との一致時にその一致した方の第1分周回路あるいは第2分周回路で分周したクロックを前記クロック制御回路に比較結果として出力する比較結果出力手段と、前記装置内基準クロックを前記第1入力基準クロックと前記第2入力基準クロックのいずれかに切り替えるためのクロック切替信号を遅延して前記比較結果出力手段で前記第1分周回路または第2分周回路で分周したクロックの選択状態を保持して前記切替回路へ切替信号を出力する切替信号保持手段とを備えることを特徴とする請求項1記載のクロック切替回路。

【請求項4】 前記比較結果出力手段は、前記クロック 切替信号により前記第1分周回路から出力される第1基 準クロック分周カウンタ「0」検出信号と前記第2分周 から出力される第2基準クロック分周カウンタ「0」検 出信号とのいずれかを選択するセレクタと、前記セレク

タから出力された第1基準クロック分周カウンタ「0」 検出信号あるいは前記第2基準クロック分周カウンタ 「0」検出信号のいずれか一方と前記第3分周回路か出 力される装置内基準クロック分周カウンタ「0」検出信 号とのアンド論理をとって前記クロック制御回路へ比較 信号を出力する第1アンドゲートとを備えることを特徴 とする請求項3記載のクロック切替回路。

【請求項5】 前記切替信号保持手段は、前記第1アンドゲートの出力によりセットされる第1フリップ・フロップ回路と、前記第1フリップ・フロップ回路の出力により前記切替回路に切替信号を出力する第2フリップ・フロップ回路と、前記クロック切替信号を順次遅延させるために縦続接続された複数のDタイプのフリップ・フロップ回路と、前記複数のフリップ・フロップ回路と、前記複数のフリップ・フロップ回路と、前記第0フリップ・フロップ回路をリセットさせることにより前記第2フリップ・フロップ回路に対して選択中の前記第1入力基準クロックあるいは前記第2入力基準クロックあるいは前記第2入力基準クロックあるいは前記第2入力基準クロックを3記載のクロック切替回路。

【請求項6】 前記クロック制御回路は、前記第2入力基準クロックを前記第2分周回路で分周されたクロックの位相と前記装置内基準クロックを前記第3分周回路で分周されたクロックの位相の一致時に前記第1入力基準クロックを前記第1分周回路に出力する第1基準クロック加出手段と、前記第1分周回路のクロックの位相と前記第3分周回路のクロックの位相の一致時に前記第2入力基準クロックを前記第2分周回路に出力する第2入力基準クロック抽出手段とを備えることを特徴とする請求項1記載のクロック切替回路。

【請求項7】 前記第1入力基準クロック袖出手段は、前記切替信号制御回路から出力される比較結果と前記クロック切替信号の反転信号とのアンド論理をとる第2アンドゲート、前記第2アンドゲートでセットされる第3フリップ・フロップ回路の出力とのアンド論理をとって前記第1入力基準クロックを前記第1分周回路に出力する第3アンドゲートと、前記クロック切替回路から出力される第1入力基準クロック方周カウンタ「0」検出信号とのアンド論理をとって前記第1フリップ・フロップ回路をリセットする第4アンドゲートとを備えることを特徴とする請求項6記載のクロック切替回路。

【請求項8】 前記第2入力基準クロック抽出手段は、前記切替信号制御回路から出力される比較結果と前記クロック切替制御信号とのアンド論理をとる第5アンドゲートと、前記第5アンドゲートの出力でセットされる第4フリップ・フロップ回路の出力と前記第2入力基準クロックとのアンド論理をとって前記第2入力基準クロックを前記第2分周

回路に出力する第5アンドゲートと、前記クロック切替信号の反転信号と前記第2分周回路により出力される第2人力基準分周カウンタ「0」検出信号とのアンド論理をとって前記第4フリップ・フロップ回路をリセットする第7アンドゲートとを備えることを特徴とする請求項6記載のクロック切替回路。

【発明の詳細な説明】

【0001】この発明は、入力基準クロックに同期したデジタル信号を伝送するデジタル通信システムにおいて、切り替えようとする入力基準分周クロックと装置内基準分周クロックの位相がずれている場合でも、入力基準クロック切替による装置内基準クロックの位相ずれを抑圧し、良好な装置内基準クロックを生成するようにしたクロック切替回路に関する。

[0002]

【従来の技術】基準クロックに同期したデジタル信号を 伝送するデジタル通信システムにおけるクロック切替回 路に関して、基準クロックに同期したデジタル信号を伝 送する上で、装置内基準クロックの安定性は一番の課題 となる。このようなクロック切換回路に関して、たとえ ば、特開平09-326787号公報には、一定周期に クロック信号と装置内クロック信号のクロック数がカウ ント部で計数し、判定部で装置内クロック信号のクロッ ク数と一定周期のクロック信号のクロック数とを比較 し、その比較結果が一致するクロック信号が選択部で選 択された位相比較部へ出力することが開示されている。 【0003】また、特開平08-85803号公報に は、N個の位相検出器と位相補償回路とを備え、N個の 入力基準クロックの位相を一つの基準入力クロックを基 にして位相合わせした後に、クロック切替回路でクロッ ク選択のための切替えを行うことが開示されている。さ らに、同一周波数の複数のクロックの位相差に基づい て、クロックのいずれかを遅延回路で遅延させ、遅延し たクロックまたは遅延しないクロックをクロック切替回 路で選択し、分周器によりクロック切替選択回路で選択 したクロックを1/N分周することが開示されている。 特開平07-170584号公報には、装置内基準クロ ックの位相ずれを抑圧するクロック切替回路について、 複数の入力基準分周クロックと装置内基準分周クロック の位相を合わせるために、リセットパルス発生器からの リセットパルスに分周回路をリセットすることが開示さ れている。

【0004】ところで、上記のような基準クロックに同期したデジタル信号を伝送するデジタル通信システムに適用するようなクロック切替回路では、通常装置内基準クロックは複数の入力基準クロックの中で選択された基準クロックに電圧制御発振器のクロックを同期させて使用するようにしている。この入力基準クロックを切り替える際に、切り替えられる入力基準クロックと装置内基準クロックとの間に位相差があり、クロック切替時に装

置内基準クロックの位相変動がある。したがって、入力 基準クロックの切替を行った場合でも位相変動を抑えた 安定した装置内基準クロックを出力する必要がある。

【0005】図5は従来のクロック切替回路の一例の構成を示すブロック図である。この図5において、第1入力基準クロックは第1分周回路2において周波数をf1からf0に分周し、第2入力基準クロックは第2分周回路3において周波数をf2からf0に分周する。第1分周回路2と第2分周回路3で分周されたクロックはそれぞれ切替回路4に入力され、切替回路4ではクロック切替信号により第1入力基準クロックの分周クロックが選択されて出力される。

【0006】切替回路4で選択された分周クロックは位相比較器5に入力され、装置内基準クロックをf3からf0に分周する第3周回路7からは装置内基準クロックの分周クロックが位相比較器5に入力され、位相比較器5では入力基準分周クロックと装置内基準分周クロックの位相差に応じて位相差信号を出力する。電圧制御発振器6では、位相比較器5からの位相差信号に応じた周波数のクロックを出力することにより、入力基準クロックの周波数に同期したクロックが出力され、これを装置内基準クロックとして装置に供給する。

[0007]

【発明が解決しようとする課題】ここで、入力基準クロックを切り替える際に、切り替えようとする入力基準分周クロックと装置内基準分周クロックの間に位相の不確定性があるために、入力基準分周クロックの切替時に電圧制御発振器6の出力の装置内基準クロックの位相ずれが発生するという課題がある。以上の課題のため、位相不確定性のあるクロックを切り替える場合は、従来のクロック切替回路では、装置内基準クロックの安定性が損なわれる

【0008】この発明は、上記従来の課題を解決するためになされたもので、入力基準クロックを切り替えるときに、切り替えようとする入力基準分周クロックの位相を装置内基準分周クロックの位相に合わせてから、切り替えることにより、入力基準クロック切替による装置内基準クロックの位相ずれを抑圧でき、良好な装置内基準クロックを生成することができるクロック切替回路を提供することを目的とする。

[0009]

【課題を解決するための手段】上記目的を達成するために、この発明のクロック切替回路は、複数の入力基準クロックのうちの所定の第1入力基準クロックを第1分周回路に出力し続けるとともに、他の少なくとも一つ以上の第2入力基準クロックはそれぞれ該当する第2分周回路に入力させ、第2分周回路のそれぞれカウント値が

「0」になると第2分周回路の出力を停止させるクロック制御回路と、前記第1分周回路で分周して出力される

前記第1入力基準クロックと前記第2分周回路で分周し て出力される前記第2入力基準クロックとのいずれかを 選択する切替回路と、装置内基準クロックを分周したク ロックの位相と前記第1入力基準クロックの分周したク ロックの位相あるいは前記第2入力基準クロックの分周 したクロックの位相と一致してから前記切替回路に対し て前記第1入力基準クロックの分周したクロックあるい は前記第2入力基準クロックの分周したクロックのいず れかに切替えさせる切替信号制御回路と、前記切替回路 により選択された前記第1入力基準クロックあるいは前 記第2入力基準クロックの位相と第3分周回路で分周さ れた装置内基準クロックの位相とを比較して位相差に応 じて位相差信号を出力する位相比較器と、前記位相比較 器から出力される前記位相差信号により前記選択された 前記第1入力基準クロックあるいは前記第2入力基準ク ロックの位相に同期した前記装置内基準クロックを出力 する電圧制御発振器とを備えることを特徴とする。

【0010】この発明によれば、クロック制御回路は第1入力基準クロックを選択いているときは第1入力基準クロックを第1分周回路にそのまま出力し、第2入力基準クロックは第2分周回路に出力し、第2分周回路に出力し、第2分周回路は第2入力基準クロックの分周回路への出力を停止させる。逆に、第2入力基準クロックを選択しているときには、クロック制御回路は第2入力基準クロックを第2分周回路に出力し、第1分周回路のカウント値が「0」になると、クロック制御回路は第1入力基準クロックの第1分周回路への出力を停止する。

【0011】第1分周回路から出力される第1入力基準クロックと、第2分周回路から出力される第2入力基準クロックのいずれかと装置内基準クロックを分周する第3分周回路がともに「0」になると、切替信号制御の制御により切替回路で選択して位相比較器を出力する。位相比較器は、切替回路で選択され、分周された第1入力基準クロックまたは第2入力基準クロックの位相とを比較してその位相差信号を電圧制御発振器に出力する。電圧制御発振器は位相差信号により選択された第1入力基準クロックまたは第2入力基準クロックの位相に同期したクロックを装置内基準クロックとして出力する。

[0012]

【発明の実施の形態】次に、この発明によるクロック切替回路の実施の形態について図面に基づき説明する。図1はこの発明による第1実施の形態の構成を示すブロック図である。この図1において、前記図5で示した従来のクロック切替回路と同一部分には、同一符号を付して説明する。この発明では、クロック制御回路には複数の入力基準クロックが入力可能であるが、図1に示す第1実施の形態では、説明を簡略にするために、入力基準ク

ロックとして第1入力基準クロックと第2入力基準クロックが入力される場合を例示している。

【0013】図1において、クロック制御回路1に入力される第1入力基準クロックと、第2入力基準クロックにそれぞれ対応して第1分周回路2、第2分周回路3が設けられている。クロック制御回路1で第1入力基準クロックを選択しているときには、選択されている第1入力基準クロックは第1分周回路2にそのまま出力し、それ以外の入力基準クロック、すなわち第2入力基準クロックは対応する第2分周回路3に出力され、第2分周回路3のカウントが「0」となったら第2入力基準クロックの出力を停止して分周カウント値「0」を保持するようにしている。

【0014】また、上記とは、逆に第2入力基準クロックを選択しているときには、選択されている第2入力基準クロックは第2分周回路3にそのまま出力し、それ以外の入力基準クロック、すなわち第1入力基準クロックは対応する第1分周回路2に出力され、第1分周回路2のカウントが「0」となったら、第1入力基準クロックの出力を停止して分周カウント値「0」を保持するようにしている。クロック制御回路1はこれらの第1入力基準クロック、第2入力基準クロックの第1分周回路2、第2分周回路3への出力の選択は、クロック切替信号といり切替信号制御回路8から出力される比較結果の信号とにより切り替えるようになっている。

【0015】第1分周回路2、第2分周回路3の出力は、切替回路4、クロック制御回路1、および切替信号制御回路8に出力するようになっている。切替信号制御回路8からの切替信号により、切替回路4は第1分周回路2で分周された第1入力基準クロックと、第2分周回路3で分周された第2入力基準クロックとを切り替えて選択して位相比較器5に出力するようになっている。位相比較器5は、この切替回路4で選択された第1入力基準クロックの位相、第2入力基準クロックの位相のいずれか一方と、第3分周回路7で分周された装置内基準クロックの位相と比較し、その位相差に応じた位相差信号を電圧制御発振器6に出力するようになっている。

【0016】電圧制御発振器6は、前記位相差信号により、選択された第1入力基準クロックあるいは第2入力基準クロックの位相に同期したクロックを出力し、その一部は前記第3分周回路7および切替信号制御回路8に送出するようになっている。このクロックを装置内基準クロックの第3分周回路7で分周したクロックを設置内基準クロックの分周したクロックあるいは、第2入力基準クロックの分周したクロックとの間に位相差がある場合でも、切り替えようとする分周された第1入力基準クロック、あるいは第2入力基準クロックの位相を第3分周回路7で分周された装置内基準クロック、ありの位相に合わせてから、第1入力基準クロック、ある

いは第2入力基準クロックの切替を行うので、装置内基準クロックの位相ずれを防止することができるようになっている。また、選択されていない方の第1入力基準クロックまたは第2入力基準クロックの第1分周回路2あるいは第2分周回路3への該当するこの第1入力基準クロックまたは第2入力基準クロックの供給を停止するので、消費電力を抑制するようになっている。

【0017】次に、前記クロック制御回路1の内部構成について図2に基づき説明する。この図2はクロック制御回路1の内部構成を示すブロック図である。この図2において、第1入力基準クロックは2入力のアンドケート25の第1入力端に入力されるようになっている。第2入力基準クロックは2入力のアンドゲート29の第1入力端に入力されるようになっている。クロック切替信号は、2入力のアンドゲート23の第1入力端と2入力のアンドゲート26の第1入力端に入力されるとともに、インバータ21を通して2入力のアンドゲート27の第1入力端と2入力のアンドゲート27の第1入力端と2入力のアンドゲート27の第1入力端と2入力のアンドゲート20第2入力端に入力されるようになっている。

【0018】アンドゲート23の第2入力端には、第1 分周回路 2 がカウント値「 0 」になると、それを検出し て第1分周回路2から出力される第1基準クロック分周 カウンタ「0」検出信号が入力されるようになってい る。アンドゲート23の出力は、フリップフロップ回路 (以下、FFという) 24のリセット入力端Rに供給す るようになっている。切替信号制御回路8から出力され る切替信号はアンドゲート22の第入力端と、アンドゲ ート26の第2入力端に入力されるようになっている。 【0019】アンドゲート22の出力はFF24のセッ ト入力端Sに入力されるようになっている。このFF2 4の出力端Qはアンドゲート25の第2入力端に出力さ れるようになっている。アンドゲート25はこのFF2 4の出力と、第1入力基準クロックとのアンド論理をと って、出力(第1基準クロック)を第1分周回路2に送 出するようになっている。上記のアンドゲート22,2 3,25、FF24により第1入力基準クロック抽出手 段を構成している。 (

【0020】前記アンドゲート26はクロック切替信号と切替信号制御回路8から出力される切替信号とのアド論理をとってFF28のセット入力端Sに送出するようになっている。さらに、第2分周回路3のカウンよ値が「0」となると、第2分周回路3から出力される第2分周回路3からアンドゲート27の第2入力端に入力が1の出力と第2基準クロック分周カウンタ「0」検出信号が第2とって出力をFF28のリセック分間カウンタ「0」検出トラとのアンド論理をとって出力をFF28のリセック分間とのアンド論理をとって出力をFF28のリセック力端Rに送出するようになっている。このFF28の出力端Qは、アンドゲート29の第2入力端に送出するようになっている。アンドゲート29は第2入力基準クロ

ックとFF28の出力端Qの出力とのアンド論理をとって出力(第2基準クロック)を第2分周回路3へ送出するようになっている。アンドゲート26,27,29、FF28により第2入力基準クロック抽出手段を構成している。

【0021】次に、図1の切替信号制御回路8の詳細な内部構成について図3により説明する。この図3は切替信号制御回路8の内部構成を示すブロック図である。図3において、2入力のアンドゲート42の第1入力端には、図1の電圧制御発振器6から出力される装置内基準クロックを第3分周回路7で分周した装置内基準ロックを第3分周回路7で分周した装置内基準ロックが周カウンタ「0」検出信号が入力されるようになっている。さらに、セレクタ41には、第1基準クロック分周カウンタ「0」検出信号が入力されるようになっているともに、第2分周回路3の第2基準クロック分周カウンタ「0」検出信号が入力されるようになっている。

【0022】セレクタ41の出力はアンドゲート42の第2入力端に入力されるようになっている。このアンドゲート42の出力端から比較結果が後述するFF43のセット入力端Sと図1のクロック制御回路1へ送出アンドゲート42とにより、比較結果出力手段が構成されている。セレクタ41とDタイプのFF45のデータ入力端。セレクタ41とDタイプのFF45のデータ入力端になっており、ドF45~48が縦続接続されており、下F45~48の各クロック入力端Cには、装置内基準クロックが入力されるようになっている。FF45の出力されるようになっている。ともに、FF46のデータ入力端Dに入力されるようになっている。とちに、FF46のデータ入力端Dに入力されるようになっている。

【0023】FF46の出力端Qから出力される出力信号はEX-OR回路回路44の第2入力端とFF47のデータ入力端Dとに入力されるようになっている。EX-OR回路回路44の出力は前記FF43のリセット入力端Rに入力するようになっている。FF43のセット入力端Sには、前記アンドゲート42から出力される比較結果が図1のクロック制御回路1に送出されるようになっている。FF47の出力端Qは、FF48のデータ入力端Dに入力されるようになっている。

【0024】FF48のイネーブル入力端ENにはFF43の出力端Qから出力される出力信号が入力されるようになっている。このFF48の出力端Qから切替信号が図1における切替回路4に送出されるようになっている。前記FF43,45~48、EX-OR回路44とにより切替信号保持手段を構成している。

【0025】次に、以上のように構成されたこの第1実施の形態の動作について図1ないし図4を参照して説明する。図4は動作を説明するためのタイムチャートであ

る。ます、図1のブロック図の構成によるこの第1実施の形態の原理的動作の説明から行う。図1に示す実施の形態では、複数の入力基準クロックのうち、選択した入力基準クロックに電圧制御発振器のクロックを装置内させ、電圧制御発振器から出力されるクロックを装置内基準クロックとして使用する場合を例示している。クロック制御回路1には第1入力基準クロック、第2入力基準クロックを入力し、第1入力基準クロックは第1分周回路2に出力し、第2入力基準クロックは第2分周回路3に出力する。

【0026】また、図1のクロック制御回路1は図2に 示すような構成となり、選択している方、すなわち、第 1入力基準クロックはそのまま第1分周回路2に出力 し、その他、すなわち第2入力基準クロックは第2分周 回路3のカウント値が「0」になるまで第2分周回路3 にクロックを出力し、第2分周回路3の分周カウントが 「0」になったら第2入力基準クロックの出力を停止し て第2分周回路3のカウント値を「0」に保持する。第 2入力基準クロックを選択しているときは、その第2入 力基準クロックをそのまま第2分周回路3へ出力し、第 1入力基準クロックは第1分周回路2へ出力し、第1分 周回路2のカウント値が「0」となったら、第1入力基 準クロックの第1分周回路2への出力を停止する。切替 回路4には、切替信号制御回路8からの切替信号により 第1分周回路2からの第1入力基準分周クロックか、第 2分周回路3からの第2入力基準クロックかを選択し て、位相比較器5へ出力する。

【0027】位相比較器5では、切替回路4から選択された第1入力基準クロックを第1分周回路2で分周したクロックと、第2入力基準クロックを第2分周回路3で分周したクロックのうちの選択されている方のクロックと、装置内基準クロックを第3分周回路7で分周したのロックとの位相を比較し、両クロック間の位相差に応じた位相差信号を電圧制御発振器6へ出力する。電圧制御発振器6は、選択された第1入力基準クロックまたは第2入力基準クロックに同期したクロックを位相比較器5からの位相差信号により出力し、これを装置内基準クロックとして使用し、第3分周回路7では装置内基準クロックを前述したように、分周して位相比較器5に出力する。

【0028】また、図1の切替信号制御回路8は図3に示すように構成されているから、クロック切替信号により第1分周回路2の第1基準クロック分周カウンタ「0」検出信号、もしくは第2分周回路3の第2基準クロック分周カウンタ「0」検出信号を図3のセレクタ41で選択し、その選択したカウント「0」の検出信号、すなわち、第1基準クロック分周カウンタ「0」検出信号、あるいは第2基準クロック分周カウンタ「0」検出信号と装置内基準クロックとを図3のアンドゲート42に入力して、アンド論理をとる。装置内基準クロックを

分周する第3分周回路7からの装置内基準クロック分周カウンタ「0」検出信号とセレクタ41で選択された第1基準クロック分周カウンタ「0」検出信号、もしくは第2基準クロック分周カウンタ「0」検出信号がともに、カウント「0」となったら切り替られる第1入力基準クロックの第1分周回路2、第2入力基準クロックの第2分周回路3へのクロック供給を再開し、切替回路4への切替信号を出力して第1入力基準クロック、第2入力基準クロックを切り替える。

【0029】次に、図1に示す第1実施の形態の動作について、図4のタイムチャートとともにさらに詳細に説明する。いま、クロック制御回路1に第1入力基準クロックおよび第2入力基準クロックが表置内基準クロックを、第1入力基準クロックが表置内基準クロックと、第2入力基準クロックと、装置内基準クロックと、第2入力基準クロックと、装置内基準クロックと第2入力基準クロックはクロック切替信号と、切替信号制御回路8からの比較結果を制御信号としてクロック制御回路1に入力することにより制御されて、それぞれ第1分周回路2、第2分周回路3に出力される。

【0030】また、第1分周回路2からのカウント 「0」検出信号を第1入力基準クロック分周カウンタ 「0」検出信号、第2分周回路3からのカウント「0」 検出信号を第2入力基準クロック分周カウンタ「0」検 出信号としてクロック制御回路1と切替信号制御回路8 へ送出され、第1分周回路2、第2分周回路3の分周カ ウント「0」のときに、第1分周回路2、第2分周回路 3はそれぞれ検出信号が「1」となる。切替信号制御回 路8では、セレクタ41にて、クロック切替信号によ り、第1基準クロック分周カウンタ「0」検出信号と、 第2カ基準クロック分周カウンタ「0」検出信号とのい ずれかを選択し、その選択された第1基準クロック分周 カウンタ「0」検出信号、あるいは第2基準クロック分 周カウンタ「0」検出信号と装置内基準クロックを第3 分周回路で分周する装置内基準クロック分周カウンタ 「0」検出信号がともに「0」であることをアンドゲー ト42で検出した比較結果信号をクロック制御回路1へ 送出する。

【0031】ここで、切替回路4は、切替信号制御回路8からのクロック切替信号が「1」のときに第1入力基準クロックを、クロック切替信号が「0」のときに第2入力基準クロックを選択するものとし、第1分周回路2、第2分周回路3、第3分周回路7の分周カウントは図4(G)に示すごとく、0から255までカウントした後に、再び0からカウントするものとする。また、第1分周回路2、第2分周回路3、第3分周回路7による分周クロックはそれぞれ図4(H)、図4(J)、図4(L)に示すごとく、それぞれの分周カウントが0~1

27までは「0」、 $128\sim255$ までは「1」となるように分周する。

【0032】図4において時刻t1では、図4(A)に示すように、装置内基準クロックとして第1入力基準クロックが選択され、安定した状態を示している。図4の時刻t2においては、図4(B)に示すごとく、装置内基準クロックを第1入力基準クロックが多ま2入力基準クロックが多く入力基準クロックが存信号が入力を選びを図4(C)に示すごとく、図3のEX-OR回路44で排他的論理和をとった出力1ビット信号を図3のFF43のリセット入力端Rに入力することにより、図4(E)に示すごとく、図3のFF43の出力は「0」となり、図3のFF48は第1の入力基準クロックを選択したままのホールド状態となる。

【003.3】図3のセレクタ41の出力は、第1基準ク ロック分周カウンた「0」検出信号から、第2基準クロ ック分周カウンタ「0」検出信号に切り替わる。ここ で、第3分周回路7からの装置内基準クロック分周カウ ンタ「0」検出信号と、第2基準クロック分周カウンタ 「0」検出信号が一致すれば、位相が一致した状態であ るが、クロック切替信号が入力されたときは、互いが非 同期状態にあるので、一致していない。しかし、第2基 準クロック分周カウンタ「0」検出信号が「0」の状態 で停止しているので、装置内基準クロックの第3分周回 路7のカウントが進んで「0」になるのを待ち、時刻も 3にてそのカウントが「0」になったとき、図3のアン ドゲート42が第2基準クロック分周カウンタ「0」検 出信号と装置内基準クロック分周カウンタ「0」検出信 号のアンド論理をとって双方のカウント「0」を検出し て、図4(D)に示すごとく、一致状態である「1」を 出力し、比較結果信号としてクロック制御回路1に送出 する。

【0034】比較結果信号はクロック制御回路1の構成を示す図2のFF28のセット端子に入力される。すなわち、この比較結果信号はアンドゲート26の第2入力端に入力されるとともに、アンドゲート26の第1入力端にはクロック切替信号が入力され、アンドゲート26はこの両入力のアンド論理をとってFF28の出力が「1」となる。これにより、FF28の出力端Qから「1」となる。これにより、FF28の出力端Qからアンドゲート29の第2入力端にFF28の出力「1」が入力される。アンドゲート29の第1入力端には、アンドゲート29はこの両信号のアンド論理をとって、第2入力基準クロックを第2分周回路3に出力する。

【0035】第2分周回路図3に出力するアンドゲート 29の出力端には、第2入力基準クロックが出力され、 図4(K)に示すごとく、第2分周回路3の第2入力基 準クロック分周カウンタが動作を開始し、図4 (F)に示すごとく、切替回路4への切替信号が切替信号制御回路8のFF48の出力端からから出力される。これにより、切替回路4は第2入力基準分周クロックを選択して、位相比較記5に出力する。位相比較器5は、第2入力基準分周クロックと、第3分周回路7で装置内基準クロックを分周した装置内基準分周クロックとの位相比較を行い、その比較の結果、両者の位相が一致した状態で切替が行なわれ、装置内基準クロックの位相が大きく変動することを防止している。

【0036】時刻t3においては、第1入力基準クロックを分周する第1分周回路2が「0」検出をしているので、第1基準クロックカウンタ「0」検出信号がクロック制御回路1に送出され、図2のアンドゲート23の第1入力端に入力され、アンドゲート23の第1入力端には、クロック切替信号が入力されるので、アンドゲート23はこの両者のアンド論理をとってFF24のリウセント入力端Rにアンドゲート23の出力が入力されることになる。したがって、FF24の出力は「0」となりになる。したがって、FF24の出力は「0」となりになる。したがって、FF24の出力は「0」となり第1分周回路2のアンドゲート25により第1入力基準クロックを第1分周回路2への送出することを停止するので、図40路2の分周カウントは「0」の状態を保持する。

【0037】また、第2入力基準クロックから第1入力基準クロックへ切り替える場合も同様の動作となる。すなわち、第2分周回路3のクロックと第3分周回路7のクロックの位相が一致すると、第3分周回路7が装置内基準クロック分周カウンタ「0」を検出して「1」をで選択されている第1分周回路2による第2基準クロック分周カウンタ「0」検出の信号とのアンド論理をとして、分周カウンタ「0」検出の信号とのアンド論理をとこの第1入力端には、インバータと1で反転されたクロック切替信号が入力され、アンドゲート25はFF24の出力端には、インバータ21で反転されたクロック切替信号が入力され、アンドゲート25はFF24の出力端Qからの出力信号とより、第2入力基準クロックへの切替が可能となる。

【0038】上記のように、第1実施の形態では、クロック切替時の位相変動を最小に抑え、装置内基準クロックの安定性を高めることができる。また、非選択の入力基準クロックの分周回路へのクロック入力を禁止しているため、分周回路の消費電力低減をはかることができる。なお、この発明は、上記第1実施の形態に限定されるものではなく、たとえば、入力基準クロックは3系統以上の場合であっても、同様に適用することができる。【0039】

【発明の効果】以上説明したように、この発明によれば、入力基準クロックを切り替えるときに、選択される 入力基準分周クロックの位相を装置内基準分周クロック の位相にあわせてからクロック切替回路におけるクロッ

)

ク切替を行うようにしたので、クロック切替による電圧 制御発振器から出力される装置内基準クロックの位相ず れを抑圧するとともに、良好な装置内基準クロックを生 成することができ、選択していない入力基準クロックの 分周回路へのクロック入力を停止しているので消費電力 を低減できる効果を奏する。

【図面の簡単な説明】

【図1】この発明によるクロック切替回路の第1実施の 形態の構成を示すブロック図である。

【図2】図1のクロック切替回路におけるクロック制御 回路の内部の詳細な構成を示すブロック図である。


【図3】図1のクロック切替回路における切替信号制御 回路の内部の詳細な構成を示すブロック図である。 【図4】図1のクロック切替回路の動作を説明するためのタイミングチャートである。

【図5】従来のクロック切替回路の構成を示すブロック 図である。


【符号の説明】

1……クロック制御回路、2……第1分周回路、3……第2分周回路、4……切替回路、5……位相比較器、6……電圧制御発振器、7……第3分周回路、8……切替信号制御回路、21……インバータ、22,23,25,26,27,29,42……アンドゲート、24,28,43,45~48……フリップフロップ回路(FF)、41……セレクタ、44……EX-OR回路回路。


【図1】




【図2】



[図3]



【図4】



【図5】

